关于PLL IP在digital core中的place和route

蔡斗

我想在一个数字电路版图中加入一个PLL IP，我的做法是在RTL代码中例化了PLL，并在ICC中link了PLL，准备把PLLplace在数字的core中。已知PLL有四个power pin：AVDD、AVSS、DVDD和 DVSS。1.AVDD和AVSS是模拟的电源，按IP的Application note中讲到，在place&route阶段AVDD和AVSS被当成signals，所以应该可以直接把AVDD和AVSS连接到对应的模拟电源PAD上，不需要布AVDD和AVSS的电源环吧。我看了PLL的FRAM，AVDD和AVSS的ring pin，我用connect_pin命令连接报错说找不到AVDD这个pin，我检查了AVDD和对应PAD pin的poet type属性，都是空的；我用connect_net连接AVDD net和PAD pin提示error连接失败，但没说明原因。这在ICC中怎么解决？
2.Application note中还说明要把PLL和core-logic power ring保持30um的间距，并且和diffusion or well of digital core保持100um的space。后半句怎么理解？
3.Avoid core-logic power lines and signal lines crossing over any power lines of PLL。这句话中core-logic power lines 包括core的power ring等所有的电源线吧，那我怎么做到连接AVDD和模拟power pad的power line不cross over core-logic power lines？我不清楚有没有正确理解这句话的意思，如果是我这么理解的话，感觉就不能在ICC中把PLL place在digital core中了。
4.这是Application note中的一个例子
这个例子里似乎把DVDD、DVSS和PVDD1CAP、PVSS1CAP连起来了，而这两个是模拟的电源PAD啊，并且DVDD、DVSS还和数字的VDD、VSS连起来了，这是什么目的？
我在上面这幅图中加了一笔 ，把它图中的Digital power bus封闭了，那么这粉色的线是不是就成了power ring了。所以根据这幅图和我第3点的疑问，这幅图的意思是不是：不需要布封闭的方形power ring，而是只要在core的三边布power line，也就是图中的digital power bus，这样就可以解决我的第3点疑问。

蔡斗

顶一顶

蔡斗

顶一顶

蔡斗

顶一顶

蔡斗

顶一顶