verilog 學習以及 FPGA 工程

sbull · 发表于 2018-5-24 16:39:48

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 sbull 于 2018-5-24 16:45 编辑

verilog examples (including simulation environments, FPGA projects)
提供學習的起點
請看各個壓縮包內的 readme.txt

sync_fifo1.tar.gz (50.02 KB, 下载次数: 6 )

async_fifo1.tar.gz (65.33 KB, 下载次数: 7 )

async_fifo2.tar.gz (78.88 KB, 下载次数: 8 )

cdc_handshake.tar.gz (54.37 KB, 下载次数: 8 )

使用工具
Ubuntu 16.04.4 LTS
Cadence Incisiv 15.10.010
Synopsys VCS I-2014.03
Synopsys verdi J-2014.12-SP2
Intel Quartus 16.1

xuxms · 发表于 2019-2-9 16:01:25

谢谢分享

[原创] verilog 學習以及 FPGA 工程

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1