在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 3228|回复: 4

[求助] dc综合时如何解决重名或复用 module

[复制链接]
发表于 2018-5-22 15:05:27 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
比如我有一个fifo,在两个模块都调用了,但是这两个模块式分别综合的,在top level综合时后读入的网表中的fifo会覆盖掉先读入的fifo,这该怎么解决?还有比较常见的clock gating cell,如果两个模块分别综合,网表里的clock gating cell肯定会有重名的,怎么解决这种冲突?
发表于 2018-5-22 15:47:21 | 显示全部楼层
uniquify
发表于 2018-5-22 17:38:55 | 显示全部楼层
能不能把综合产生的网表改下module的名字
发表于 2018-7-11 08:20:15 | 显示全部楼层
uniquify命令
发表于 2018-7-11 14:16:00 | 显示全部楼层
用uniquify 命令解决吧
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 23:11 , Processed in 0.017092 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表