设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › LVS错误nets mismatch如何解决

发新帖

查看: 1191|回复: 0

[求助] LVS错误nets mismatch如何解决

发表于 2018-5-13 15:24:52 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

LKF4{]EI{0}HGVV14PU2V.png

ESKJ~09}_WF1@}5PWHOF$XY.png

7@6{N[Q]Q0GIGXHUSM]WDZ0.png

$]]AN_7F`014{PILWHSCGFH9.png$ 新手看信息感觉是版图上有线没连，但是LVS所对比的版图和原理图不都是从综合出的网表所产生的嘛，为什么会这样呢

回复

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-4 22:18 , Processed in 0.112148 second(s), 8 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表