在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2043|回复: 4

没有乘法器的开发板,如何设计数字滤波器?

[复制链接]
发表于 2007-9-5 22:02:57 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
没有乘法器的开发板,如何设计数字滤波器?
那位高手,指点一下。要是有代码就更好了:)
发表于 2007-9-6 15:49:40 | 显示全部楼层

不明白你说的

你说没有乘法器的开发板,是指开发板上的FPGA/CPLD没有乘法器IP吗?如果是这样的话,根据运用需求搭一个乘法器就可以了。
 楼主| 发表于 2007-9-6 20:13:29 | 显示全部楼层
楼上的朋友
是我没说清楚。是开发板上没有硬核乘法器
这么说只能自己搭了
那位朋友做过乘法器,或滤波器的
指教一下
发表于 2007-9-6 21:49:06 | 显示全部楼层
貌似我们一直没有用过开发板上面的乘法器
发表于 2007-9-8 20:31:43 | 显示全部楼层
看你用的fpga的档次了,我用的vertex4上面乘法资源还是比较多得,具体可以查fpga的datasheet
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-17 05:46 , Processed in 0.016205 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表