在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2884|回复: 11

剑桥—可综合verilog设计

[复制链接]
发表于 2007-8-26 13:22:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
剑桥—可综合verilog设计

剑桥—可综合verilog设计.pdf

412.39 KB, 下载次数: 68 , 下载积分: 资产 -2 信元, 下载支出 2 信元

剑桥—可综合verilog设计

发表于 2008-2-29 01:44:45 | 显示全部楼层
楼主辛苦了!
发表于 2009-11-19 17:43:01 | 显示全部楼层
感觉这本书不是很实用,可能是我不太理解
发表于 2009-11-19 21:05:12 | 显示全部楼层
学习一下了
发表于 2009-11-23 11:00:16 | 显示全部楼层
正愁不知道怎么写代码呢,谢谢啦
发表于 2009-11-23 11:11:34 | 显示全部楼层
谢谢了。。。。
发表于 2009-11-24 20:39:46 | 显示全部楼层
thanks!
发表于 2010-3-16 17:30:13 | 显示全部楼层
谢谢哈
发表于 2010-3-16 18:11:33 | 显示全部楼层
2008年全球PLD/FPGA市场发展趋势及2012年前景预测研究报告
发表于 2010-3-17 09:30:47 | 显示全部楼层
看看先!!!!!!!!!!!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-19 01:40 , Processed in 0.089110 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表