设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog数字系统教程(夏宇闻著-WORD版本-大小仅仅1M) ...
123456
返回列表 发新帖
楼主: lvyuze

Verilog数字系统教程(夏宇闻著-WORD版本-大小仅仅1M)

[复制链接]
发表于 2011-3-30 14:03:22 | 显示全部楼层
看看不错
回复 支持 反对

使用道具 举报

发表于 2011-3-30 16:46:13 | 显示全部楼层
thank you very much indeed!!
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2011-4-1 16:11:59 | 显示全部楼层
大家顶啊！！没人看么？？？？
回复 支持 反对

使用道具 举报

发表于 2011-4-1 17:44:24 | 显示全部楼层
好书，虽然看过了，但还要顶顶
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2012-7-10 14:37:05 | 显示全部楼层
感觉一般
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2012-7-10 22:29:09 | 显示全部楼层
这本书好像看过。。
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

ejsdljp
发表于 2012-8-6 23:57:09 | 显示全部楼层
恩，不错啊！谢谢大侠！
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

123456
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-8-26 11:58 , Processed in 0.030142 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表