在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 22582|回复: 79

源代码_3x3中值滤波器的fpga实现_VERILOG

[复制链接]
发表于 2007-8-13 10:55:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
如题,大家参考..

[ 本帖最后由 david0915 于 2007-8-13 10:58 编辑 ]

Code_for_MedianFilter33.rar

52.18 KB, 下载次数: 917 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-8-13 10:59:00 | 显示全部楼层
up up up
发表于 2008-1-14 21:50:39 | 显示全部楼层
卡卡啊看看谢谢了
发表于 2008-1-15 23:03:11 | 显示全部楼层
Thanks for sharing!!
发表于 2009-4-23 13:46:54 | 显示全部楼层
xuexixuexi
发表于 2009-4-27 18:51:32 | 显示全部楼层
谢谢楼主哈。。。好东东
发表于 2009-4-27 18:54:32 | 显示全部楼层
谢谢楼主!!!!!!!
发表于 2009-5-31 19:25:01 | 显示全部楼层

基于FPGA的数字滤波器的设计

楼主你好:小弟在做一个关于“基于FPGA的数字滤波器的设计”的毕业设计,眼看毕业在即,可是还没有做出来,不知楼主有没有一些好的资料或是源代码,在此小弟谢谢楼主你了,小弟邮箱:yuxiaoyong-2@163.com
发表于 2009-7-10 12:23:14 | 显示全部楼层
xiexie
发表于 2009-7-10 12:53:00 | 显示全部楼层

66

Thanks for sharing .....
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 10:28 , Processed in 0.045064 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表