在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: yfzhang52

经典的异步FIFO源代码和设计说明(verilog描述)

[复制链接]
发表于 2009-5-31 21:39:45 | 显示全部楼层
有些人还是得积点口德的,楼主愿意和大家分享资源是很值得尊敬的,即便是没有附上也不可骂别人,更何况是自己的问题。
从说话便能看出素质啊
发表于 2009-5-31 22:28:29 | 显示全部楼层
dddddddddddddddddddddddd
发表于 2009-6-1 17:58:18 | 显示全部楼层

eetop

附件在哪?
发表于 2009-6-4 20:47:18 | 显示全部楼层
没有钱也给下吧
发表于 2009-6-4 20:49:04 | 显示全部楼层
我是很新的新手,希望楼主的资料能点播点播我
发表于 2009-6-4 21:00:23 | 显示全部楼层
非常经典!感谢楼主!
发表于 2009-6-10 15:14:46 | 显示全部楼层
基于Verilog HDL的异步FIFO设计与实现
发表于 2009-6-16 16:44:41 | 显示全部楼层
Thank you for sharing
发表于 2009-6-17 00:08:48 | 显示全部楼层

不是应该有三个吗?

不是应该有三个吗?
发表于 2009-6-17 19:16:40 | 显示全部楼层
  谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 14:26 , Processed in 0.020124 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表