在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: gybak

[求助] 为什么在版图中有源区和poly重叠的地方不能打接触孔,求解答

[复制链接]
发表于 2018-6-28 20:01:10 | 显示全部楼层
打孔会导致阈值电压的漂移,不要乱猜。
发表于 2020-12-23 09:20:20 来自手机 | 显示全部楼层
四楼说的很对
发表于 2020-12-23 09:26:16 | 显示全部楼层
都有道理哈哈
发表于 2020-12-23 10:02:24 | 显示全部楼层
depend on fab design rule
发表于 2022-7-25 15:09:10 | 显示全部楼层
nice!
发表于 2022-7-26 11:34:06 | 显示全部楼层
因为AA与POLY,重叠区域是属于薄栅氧区域,如果打cont会影响MOS管沟道,类似与沟道击穿!
发表于 2022-7-27 10:11:34 | 显示全部楼层
孔打在沟道上容易被击穿沟道,导致器件失效
发表于 2022-7-27 10:32:03 | 显示全部楼层
Gate有精度要求
发表于 2022-10-11 15:52:08 | 显示全部楼层
学习了学习了
发表于 2022-11-1 15:31:24 | 显示全部楼层
你们没有听说过接触孔直接打在衬底上的故事吗?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-29 00:05 , Processed in 0.026012 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表