目前在一家国企做FPGA，想转UVM验证。

苍天有井自来空

空闲时间比较多，对软件基本是小白。不知道怎么坐起。目前在做lab，很好奇那些奇怪的声明怎么来的？求大神们教育一下。

苍天有井自来空

比如那些Marco究竟是什么意思？uvm_info( "TRACE", $sformatf ( "%m" ) , UVM_HIGH) ;为什么会打印？为什么要这么写，为什么第一参数传的一定要是字符串？第二个参数$sformatf ( "%m" )是什么意思？第三个参数知道，大概是它的等级。
uvm_config_db # (uvm_object_wrapper) ::set (this , "i_agent . seqr . main_phase,
"default_sequence " , packet_sequence : : get_type () ) ;这句话怎么从字面意思来理解呢？
set_inst_override_by__type ( "env. i_agent * . seqr . * " ,packet: :get_type () , packet_da_3 : :get_type () ) ;这里面的星号又是什么意思？

timtim016801

先去买一本UVM实战吧 那里边写得很清楚

timtim016801

这边也讲得算是简单入门
http://bbs.eetop.cn/thread-599807-1-2.html

abcyou

1.看书，对大体结构有点了解，推荐UVM1.1应用指南及源代码分析_20111211版或者uvm实战；
2.自己实践，synopsys有lab，说明文档SystemVerilog Verification UVM 1.1 Lab Guide，还有个忘了；
3.看uvm源码

夏雨123

需要UVM实战学习视频么？欢迎站内私我哦。谢谢打扰了。

苍天有井自来空

回复 6# 夏雨123


   你好  我还不能私信。。。先加下好友  好么？

苍天有井自来空

回复 3# timtim016801


   恩  很简单地看过一遍了  也能理解里面部分讲的内容  但是把那些语法背出来有点困难

苍天有井自来空

回复 5# abcyou


   请问哪本书或者是视频讲源码比较透彻的？

苍天有井自来空

回复 4# timtim016801


   已下载  谢谢。。