[求助] 怎样在fpga上搭建分辨率在50ps以内的延时链呢

楼主| 发表于 2018-4-21 19:50:47 | 显示全部楼层

回复 10# memcad
1、就是说在xilinx上比quartus更容易实现，采用专门的延时资源，可是怎么保证它的均匀性呢？
2、xilinx的时钟能达到要求吗？我们知道你250m时钟的周期为4n,怎么得到50ps的分辨率呢？

12 / 2 页

高级模式

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

忆阻器、第三代半导体等半导体材料与器件讲坛(资料+视频）: EETOP联合泰克科技，专门创建了“半导体材料与器件科学”的专题网页，并精心准备了海量的干货素材，涵盖PDF文档、云上讲坛视频。

GMT+8, 2024-5-2 00:51 , Processed in 0.014712 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

站长推荐 /2