后端Timing基础概念之：为何ICG容易出现setup violation？

阎浮提 · 发表于 2018-3-22 22:34:19

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由阎浮提于 2018-4-10 20:17 编辑

试了好几次，图都不能正常显示，直接点下面的连接读文章吧！

https://zhuanlan.zhihu.com/p/34682304

如果大家有任何后端技术与职业发展方面的问题，抑或关于数字后端感兴趣的技术话题想要了解和探讨，欢迎识别左侧二维码加入数字后端交流群。

同时为避免散布广告人士，请同时发送验证信息回答以下问题：

IC设计主流EDA工具厂商除了Synopsys，Mentor还有谁？

也欢迎大家识别右侧二维码关注我的知乎：

知乎账号：阎浮提

知乎专栏：数字IC后端设计工程师修炼之路。

这里将有一些列后端技术课程上线。敬请期待。

登录/注册后可看大图

haimo · 发表于 2018-3-26 09:22:58

可惜图都看不到

njyf4801 · 发表于 2018-3-26 14:18:44

图片全都挂了，能不能重新发呢

seu_huzw · 发表于 2018-3-29 14:54:31

我理解应该是这样。

verge · 发表于 2018-4-25 10:37:13

不错，一张图胜过千言万语。。

我理解应该是这样。
seu_huzw 发表于 2018-3-29 14:54

登录/注册后可看大图

学习的小白 · 发表于 2018-5-9 14:21:53

回复 4# seu_huzw

顶

西山寺 · 发表于 2018-5-10 11:24:59

study

123456a. · 发表于 2019-3-6 17:58:44

学习了，谢谢

mingtutu · 发表于 2019-3-18 17:18:57

应该是容易发生recovery问题，而不是setup吧？

xiangchengsun · 发表于 2019-12-20 18:40:40

示意图应该有问题，enable信号不能来自CG之后的时钟，不然功能上会出现门控死锁，关了时钟之后，没法再打开

[原创] 后端Timing基础概念之：为何ICG容易出现setup violation？