在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: zeaprx

[求助] 求助,SMIC 40nmll工艺库如何使用

[复制链接]
发表于 2020-7-12 19:15:14 | 显示全部楼层
有偿求PDK 感激不尽
发表于 2020-7-12 19:16:18 | 显示全部楼层


wzl5296 发表于 2020-7-12 19:15
有偿求PDK 感激不尽


QQ130652996
发表于 2020-10-26 15:50:29 | 显示全部楼层
楼主,这个库可以分享吗?
发表于 2020-10-31 22:03:58 | 显示全部楼层
可以分享一波么?不是,咱们聊聊,我也有40nm工艺库 QQ:3483951379
发表于 2021-8-16 16:01:49 | 显示全部楼层
楼主,这个库可以分享一下吗?非常感谢! upczbg1991@163.com
发表于 2021-9-13 16:20:53 | 显示全部楼层


闲人过客 发表于 2020-10-31 22:03
可以分享一波么?不是,咱们聊聊,我也有40nm工艺库 QQ:3483951379


老哥 分享下库呢
发表于 2022-1-13 12:51:13 | 显示全部楼层
求分享下库呢,感激不尽
发表于 2022-1-13 22:24:03 | 显示全部楼层

楼主小白一个,这里简单写点步骤:

DC:
set link_library "* xx.db"
set target_library "xx.db"
read_verilog "rtl1.v rtl2.v ..."
link
source func.sdc
compile
write -f verilog -hierarchy -output compile.v

PT:
set link_library "* xx.db"
read_verilog compile.v
link
source func.sdc
update_timing
report_timing

DC/PT只需要standard cell library下ccs或者nldm下的一个.db文件,40nm一般选SS -40'C的。
你这里ARM_* 这两个是两套standard cell library,7-track和9-track的。
IO是IO PAD cell 库,memory是memory compiler库,PDK做模拟设计用的。
下面的STC_lib没见过,不知道是不是standard cell library
发表于 2022-1-20 11:06:24 | 显示全部楼层

Share this pdk !!! where is it links ??
发表于 2022-3-28 01:13:36 | 显示全部楼层
I need this, too
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 03:46 , Processed in 0.031340 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表