设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 毕设求助用HDL语言设计处理器中央控制模块 ...

发新帖

查看: 1479|回复: 1

[求助] 毕设求助用HDL语言设计处理器中央控制模块

发表于 2018-3-14 13:42:53 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本人大四，接了一个卷积神经网络加速器中央控制模块的设计的毕设。非常难，完全不知怎么做，虽然有学长带，但真的多，就怕做不完。
求大家给几个能看怎样用VHDL/Verilog写中央控制模块的网站，或者资料也行，
顺便老师让用ARM指令集，求大家教一下怎么找指令集吧，没有参考我真的无从下手啊，

附上老师给我的参考论文，求大家帮帮忙

:'(

回复

楼主| 发表于 2018-3-15 00:17:46 | 显示全部楼层

不要沉啊求各位大佬看看小弟感激不尽啊

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /2

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-12-21 16:40 , Processed in 0.017218 second(s), 9 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表