altera 空工程生成sof文件很大？？？？？？？

52927605@qq.com · 发表于 2018-1-30 19:13:57

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

×

工程代码如下：
module test(

inout wire [15:0] data,

input wire [13:0] addr,

input wire
ce,

input
wire
we,

input wire
oe,

input wire
i_clk,

input wire
i_rst_n

);

endmodule

最后生成的test.sof文件有3459KB,实际上没有占用什么资源，为什么文件这么大呢？？？？？？？

t28user · 发表于 2018-1-30 21:57:16

多一點編碼，可以保護設計來源....

fascinate_lyd98 · 发表于 2018-1-31 10:49:49

sof文件和Quartus版本、FPGA器件类型、代码（工程）大小有关。个人理解，如有误，欢迎指正

。

52927605@qq.com · 发表于 2018-2-2 19:42:05

回复 2# t28user
无论工程里有多少代码量，生成的sof都一样大，有办法按照实际大小生成吗

ydfq128 · 发表于 2018-2-2 19:54:47

可以选择生成压缩的目标文件

52927605@qq.com · 发表于 2018-2-2 19:57:01

回复 5# ydfq128
可以吗，我现在遇到的问题是想把生成的sof文件转成jic文件，但是板子的现有的epcs太小。能简单说一下怎么压缩吗？？？

t28user · 发表于 2018-2-2 23:21:58

sof生成依據Quartus內你選擇EPCS的大小而定。
轉JIC文件，要選擇 Configuration device，另外如果有HW(.sof)&SW(NIOSII .elf)時，需將 Addressing mode 設為 Relative addressing。可以參考：
https://www.altera.com/support/s ... rd10132010_126.html

账号		自动登录	找回密码
密码			注册

[原创] altera 空工程生成sof文件很大？？？？？？？

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

浏览过的版块

站长推荐 /1