在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2674|回复: 2

[求助] 芯片在封装时,DFT相关的信号脚需要引出PIN来吗

[复制链接]
发表于 2018-1-27 22:53:45 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
请教各位同行一个问题,芯片在封装时,DFT相关的信号脚如:test_mode,scan_enable信号在有上/下拉电阻的情况下,封装还需要引出PIN来接固定电平吗?非常感谢!
发表于 2018-1-29 17:42:54 | 显示全部楼层
不明白你的意思, 你是要用呢还是不用这两个PIN, 不需要的话 你内部就该怎么连接就怎么连接,如果说你要用, 那就变成了 在你使用的时候这两个信号该怎么接的问题了, 内部有上下拉了,在芯片内部已经是有电平信号, 你就可以不用外接电平信号
 楼主| 发表于 2018-2-26 10:22:34 | 显示全部楼层
回复 2# 教父


   谢谢你的解答;我的意思是,芯片DFT PIN需要接低电平才能工作,IO本身就有下拉功能;但是担心的是只用下拉不外接电平会不会抗干扰能力不强;外部干扰会不会影响IO;毕竟只是弱下拉;
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-23 01:45 , Processed in 0.017157 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表