设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL高级数字设计(Ciletti) 中文第二版 ...
1 ...192021222324252627
返回列表 发新帖
楼主: weila9

[资料] Verilog HDL高级数字设计(Ciletti) 中文第二版

[复制链接]
Dick_He
发表于 2023-12-4 16:39:29 | 显示全部楼层
看看
回复 支持 反对

举报

xiaoyue12
发表于 2023-12-14 16:26:38 | 显示全部楼层
学习下verilog
回复 支持 反对

举报

yan0324yan
发表于 2023-12-28 10:59:57 | 显示全部楼层
感谢楼主，是很好的资料
回复 支持 反对

举报

1 ...192021222324252627
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-19 04:00 , Processed in 0.014122 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表