设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Verilog HDL高级数字设计(Ciletti) 中文第二版 ...

1 ... 15 16 17 181920 21 22 23 ... 27 / 27 页下一页

返回列表发新帖

楼主: weila9

[资料] Verilog HDL高级数字设计(Ciletti) 中文第二版

发表于 2021-9-5 16:59:25 | 显示全部楼层

怎么样，有人推荐吗

回复支持反对

使用道具举报

发表于 2021-9-5 19:50:32 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-9-5 20:19:55 | 显示全部楼层

GREAT

回复支持反对

使用道具举报

发表于 2021-9-7 13:59:28 | 显示全部楼层

谢谢分享

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-9-26 09:45:30 | 显示全部楼层

good！！！

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-9-26 10:46:37 | 显示全部楼层

Thanks for sharing.

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-10-4 20:15:31 | 显示全部楼层

谢谢分享

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-10-5 23:24:30 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2021-10-12 17:09:20 | 显示全部楼层

很好，之前看过英文的

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2021-10-28 19:23:59 | 显示全部楼层

谢谢

回复支持反对

使用道具举报

1 ... 15 16 17 181920 21 22 23 ... 27 / 27 页下一页

返回列表发新帖

关闭

站长推荐 /1

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-9-13 14:12 , Processed in 0.025766 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表