求助，数字IC设计后端的验证问题

第三朵浮云 · 发表于 2018-1-2 11:31:04

回复 9# 月月鸟

signoff干的就是时序验证，一般认为signoff通过就说明你这个设计时序没问题（你可以再搜动态仿真）。formality做的事情就是验证你网表前后的一致性，是功能上的验证。drc/lvs过了是证明你的版图实现的就是你的网表而且符合工厂的流片规则可以把你的芯片做出来，这叫物理验证

第三朵浮云 · 发表于 2018-1-2 11:32:00

回复 9# 月月鸟

至于功耗就是另一回事了你得用其他的软件来分析

月月鸟 · 发表于 2018-1-2 12:00:09

回复 10# ncx0169
大概有点明白了！

月月鸟 · 发表于 2018-1-2 12:59:32

回复 12# 第三朵浮云
动态分析就是通常的写激励这样的验证对吗？
物理验证是这个意思啊！学习了，谢谢！

第三朵浮云 · 发表于 2018-1-2 16:03:55

回复 14# 月月鸟

差不多这个意思不过现在设计都很大一般的公司为了TTM都不做这个了费时间结果也不见得有多准确

月月鸟 · 发表于 2018-1-2 18:24:52

回复 15# 第三朵浮云
嗯嗯！明白了！
谢谢！！

[讨论] 求助，数字IC设计后端的验证问题

站长推荐 /2