Cadence Op-Amp Schematic Design Tutorial

pickpunk

The purpose of this document is to familiarize the reader with the Cadence set of tools in order to do analog micro-electronic circuits. The design process will use TSMC's CMOSP35 technology and as a result requires access to the restricted technology files.

Contents
Preface iv
1 Introduction . . . . . . . . . . . . . . . . . . . . . . . . . . . . 1
  1.1 Review of CMOS FET's . . . . . . . . . . . . . . . . . . . . . 1
  1.2 Creating a New Library in Cadence . . . . . . . . . . . . . . . 2
  1.3 Schematic Capture . . . . . . . . . . . . . . . . . . . . . . . . 4
      1.3.1 Virtuoso Schematic Editor . . . . . . . . . . . . . . . . 4
      1.3.2 Virtuoso Symbol Editor . . . . . . . . . . . . . . . . . 5
      1.3.3 A±rma Analog Circuit Design Environment . . . . . . . . 6
      1.3.4 The Waveform Window . . . . . . . . . . . . . . . . . . . 7
      1.3.5 The Cadence Calculator . . . . . . . . . . . . . . . . . 8
  1.4 Generating the Characteristic MOSFET Curves . . . . . . . . . . 9
      1.4.1 N-channel Enhancement-Type MOSFET . . . . . . . . . . . . 9
      1.4.2 P-channel Enhancement-Type MOSFET . . . . . . . . . . . . 14
2 An Introduction to Op-Amps . . . . . . . . . . . . . . . . . . . . . . 17
  2.1 Parameters of an Op-Amp . . . . . . . . . . . . . . . . . . . . 17
      2.1.1 O®set Voltage . . . . . . . . . . . . . . . . . . . . . . . 17
      2.1.2 Input Current . . . . . . . . . . . . . . . . . . . . . . . 18
      2.1.3 Input Common Mode Voltage Range . . . . . . . . . . . . . . 19
      2.1.4 Maximum Output Voltage Swing . . . . . . . . . . . . . . 19
      2.1.5 Output Impedance . . . . . . . . . . . . . . . . . . . . 20
      2.1.6 Common-Mode Rejection Ratio . . . . . . . . . . . . . . . 20
      2.1.7 Supply Voltage Rejection Ratio . . . . . . . . . . . . . 21
      2.1.8 Slew Rate . . . . . . . . . . . . . . . . . . . . . . . . . 21
      2.1.9 Unity Gain Bandwidth and Phase Margin . . . . . . . . . . . 22
      2.1.10 Settling Time . . . . . . . . . . . . . . . . . . . . . . . 24
  2.2 Methodology of Choosing Op-Amp Parameters . . . . . . . . . . . . 24
  2.3 How to Adjust the Parameters . . . . . . . . . . . . . . . . . . . 25
      2.3.1 Speci¯cation . . . . . . . . . . . . . . . . . . . . . . . 25
      2.3.2 Procedure of Optimization . . . . . . . . . . . . . . . . . 25
      2.3.3 Optimize the Parameters of the Op-Amp . . . . . . . . . . . 27
      2.3.4 How to get the Quiescent point in a complex circuit . . . 33
  2.4 Target Op-Amp Speci¯cations . . . . . . . . . . . . . . . . . . 34
3 Current Mirrors and Biasing Networks . . . . . . . . . . . . . . . . 35
  3.1 Ideal Characteristics of a Current Mirror . . . . . . . . . . . . 36
  3.2 Basic Current Mirror Derivation . . . . . . . . . . . . . . . . 36
  3.3 Benchmark Test Circuit . . . . . . . . . . . . . . . . . . . . . 38
  3.4 Examined Current Mirrors . . . . . . . . . . . . . . . . . . . . 39
      3.4.1 Basic Current Mirror . . . . . . . . . . . . . . . . . . . 39
      3.4.2 Cascade/Cascode Current Mirror . . . . . . . . . . . .. .  41
      3.4.3 Wilson Current Mirror . . . . . . . . . . . . . . . . . . 43
      3.4.4 Modi¯ed Wilson Current Mirror . . . . . . . . . . . . . . 44
      3.4.5 Reduced Cascade Current Mirror . . . . . . . . . . . . . . 45
  3.5 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . 47
4 Differential Input Stage . . . . . . . . . . . . . . . . . . . . . . 48
  4.1 The Unbuffered Op-Amp . . . . . . . . . . . . . . . . . . . . . . 48
  4.2 Small Signal Equivalent Circuits . . . . . . . . . . . . . . . . 49
  4.3 The Frequency Response . . . . . . . . . . . . . . . . . . . . . 53
  4.4 Phase Margin . . . . . . . . . . . . . . . . . . . . . . . . . . . 57
  4.5 Compensation . . . . . . . . . . . . . . . . . . . . . . . . . . . 58
  4.6 Adding Rz in series with Cc . . . . . . . . . . . . . . . . . . . 60
  4.7 Gain Bandwidth Product . . . . . . . . . . . . . . . . . . . . . . 61
  4.8 Large Signal Consideration . . . . . . . . . . . . . . . . . . . . . 62
  4.9 Slew Rate . . . . . . . . . . . . . . . . . . . . . . . . . . . . . 63
  4.10 The Common-Mode Range . . . . . . . . . . . . . . . . . . . . . . . 64
  4.11 Important Relationships for The Design . . . . . . . . . . . . . . 66
  4.12 Tradeo®s for Increasing the Gain of the Two Stage Op-Amp. . . . . 66
  4.13 Design Methodology for the Two Stage Op-Amp . . . . . . . . . . . 67
  4.14 Design Example . . . . . . . . . . . . . . . . . . . . . . . . . 69
  4.15 Limitations of the Two Stage Op-Amp . . . . . . . . . . . . . . . 72
  4.16 The Cascode Op-Amp . . . . . . . . . . . . . . . . . . . . . . . . 72
5 Inverting Amplifiers . . . . . . . . . . . . . . . . . . . . . . . . . . 76
  5.1 Inverter with Active Resistor Load . . . . . . . . . . . . . . . . . 77
  5.2 Inverter with Current Source/Sink Load . . . . . . . . . . . . . . 83
  5.3 Push-Pull Inverter . . . . . . . . . . . . . . . . . . . . . . . . 87
  5.4 Comparison . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
  5.5 Application . . . . . . . . . . . . . . . . . . . . . . . . . . . . 92
6 Control Network and Output Stage . . . . . . . . . . . . . . . . . . . . 95
  6.1 Classi¯cation of Output Stage . . . . . . . . . . . . . . . . . . . . . 96
  6.2 Class-A Output Stage . . . . . . . . . . . . . . . . . . . . . . . . . . 96
      6.2.1 Simple output ampli¯er using a Class-A, current-source inverter . 96
      6.2.2 Common-Drain (Source-Follower) Output Ampli¯er .  . . . . . . . . 98
      6.2.3 Power Analysis . . . . . . . . . . . . . . . . . . . . . . . . . . 98
  6.3 Class-B Output Stage . . . . . . . . . . . . . . . . . . . . . . . . 99
      6.3.1 Push-Pull, Inverting CMOS ampli¯er . . . . . . . . . . . . . . . 99
      6.3.2 Power Analysis . . . . . . . . . . . . . . . . . . . . . . . . 101
  6.4 Class-AB Output Stage . . . . . . . . . . . . . . . . . . . . . . . 101
  6.5 Short Circuit Protection . . . . . . . . . . . . . . . . . . . . . 102
  6.6 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . 103
  6.7 Design Considerations . . . . . . . . . . . . . . . . . . . . . . 106
      6.7.1 Negative Feedback . . . . . . . . . . . . . . . . . . . . . . 106
      6.7.2 Frequency Compensation . . . . . . . . . . . . . . . . . . . . 106
7 Integrating the Sub-Circuits . . . . . . . . . . . . . . . . . . . . . . 108
  7.1 Overall Performance . . . . . . . . . . . . . . . . . . . . . . . 109
  7.2 The Measurement of Some Main Parameters . . . . . . . . . . . . . 110
      7.2.1 Input O®set Voltage . . . . . . . . . . . . . . . . . . . . . 110
      7.2.2 Common-Mode Rejection Ratio (CMRR) . . . . . . . . . . . . . 112
      7.2.3 Output Resistance - Ro . . . . . . . . . . . . . . . . . . . 114
  7.3 Delivering Power to the Load/Instantaneous Power . . . . . . . . 117
  7.4 Improving the Output Bu®er . . . . . . . . . . . . . . . . . . . . 118
      7.4.1 Stabilizing the Output . . . . . . . . . . . . . . . . . . 120
      7.4.2 The Final Schematic . . . . . . . . . . . . . . . . . . . . . 121
8 Closing Remarks . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
  8.1 Conclusion . . . . . . . . . . . . . . . . . . . . . . . . . . . . 122
  8.2 Future Work . . . . . . . . . . . . . . . . . . . . . . . . . . . 123
9 Bibliography 124

dingjp

xie xie le !1

LAS.xs

hao!!

fanjx

safdadfjarwgfekrjfeir

fanjx

aHDXseahyfiearyfireutete

fanjx

不错不错很不错

fstols

不错，谢谢！

blackbird

速度好慢.........

fanzhixiang

好文章啊，谢谢啦！

luning9527

Thanks for Sharing