为什么增加双孔会让timing变差

duke.ho · 发表于 2017-11-14 19:59:37

本帖最后由 duke.ho 于 2017-11-14 20:02 编辑

增加double VIA,除了DFM需求
Setup time 因為阻值變小會變好
Hold time 卻有可能因為data path上阻值變低
跳出新的violation. 不過violate 值通常不會太大

xingyun666666 · 发表于 2017-11-15 14:36:57

回复 11# duke.ho
很高兴收到您的回复。有个疑问：
按照您说的会影响timing,在应该怎么设置slcak大于多少的才去做redu via?需要迭代试一试吗？还是一般有个经验值？一般在做case时，flow上应该怎么做？

Zl19920717 · 发表于 2017-11-22 17:05:51

回复 12# xingyun666666

之前看文档看到过，刚刚找了下没找到，大致意思是：
对于短线，双孔会增加电容（RC变大）；
对于长线，双孔会减少电阻（RC变小）。

[讨论] 为什么增加双孔会让timing变差