siliconsmart 时arcs出错，求助

an313218870 · 发表于 2017-11-7 16:32:51

本帖最后由 an313218870 于 2017-11-13 08:38 编辑

Error: Simulation capload0__delay__in__hl__out__hl__ACQ_1.sif for cell PULSE failed. (SMSC-105)
Error: Search.interpolate.opt_load_out violated error condition (SIM-36) (PULSE::capload0__delay__in__hl__out__hl__ACQ_1)
Error: Task 4 (capload0__delay__in__hl__out__hl__ACQ_1 of PULSE) failed
Error: Simulation capload0__delay__in__hl__out__lh__ACQ_1.sif for cell PULSE failed. (SMSC-105)
Error: Search.interpolate.opt_load_out violated error condition (SIM-36) (PULSE::capload0__delay__in__hl__out__lh__ACQ_1)
Error: Task 5 (capload0__delay__in__hl__out__lh__ACQ_1 of PULSE) failed
一般发生这种错误为什么

cxl666 · 发表于 2017-11-7 16:32:52

应该是cap和tr超出正常功能了，index与实际设计指标不符。要么修改电路，要么修改index table。

an313218870 · 发表于 2017-11-7 19:00:49

回复 2# cxl666
多谢！初学者，不太懂

请问index_table怎么修改，它不是生成的lib文件里的么？

cxl666 · 发表于 2017-11-14 13:09:59

回复 3# an313218870

LowerLow · 发表于 2022-3-30 11:23:33

cxl666 发表于 2017-11-14 13:09
回复 3# an313218870

谢谢

[求助] siliconsmart 时arcs出错，求助

最佳答案

站长推荐 /1