静态时序分析STA

willis2004 · 发表于 2017-10-15 10:08:13

您需要登录才可以下载或查看，没有账号？注册

x

静态时序分析在FPGA/ASIC设计是一个非常重要的基本功，该资料是非常好的静态时序分析STA学习资料。

besarkecil · 发表于 2017-10-15 15:48:25

thanks for sharing

心向远方 · 发表于 2017-10-15 19:22:57

感谢楼主分享！

h9f3 · 发表于 2017-10-15 21:09:56

Thanks

h9f3 · 发表于 2017-10-15 21:24:23

thanks

ControllerA · 发表于 2017-10-15 23:24:23

谢谢！

qingwatiaowu · 发表于 2017-10-16 07:51:25

本帖最后由 qingwatiaowu 于 2017-10-16 07:52 编辑

1999版的

民工1573 · 发表于 2017-10-18 15:04:28

学习学习，谢谢分享

jjww110 · 发表于 2017-10-18 15:06:50

太老了呢

xsj10243388 · 发表于 2018-8-16 18:57:28

谢谢分享！！！！！！！！！！！！！！！！！！！！！！！！！！！

[资料] 静态时序分析STA