在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: fhy420462303

[求助] ADPLL设计求助

[复制链接]
发表于 2017-10-16 10:45:30 | 显示全部楼层
回复 6# fhy420462303


   Thank you for sharing
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-10-17 08:45:32 | 显示全部楼层
回复 8# Junhui_Xiang


   可否请您详细的解释一下呢非常感谢您!!!
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-10-17 08:47:41 | 显示全部楼层
顶一下,烦请有知道的大牛帮忙回答一下!!!
就是ADPLL的DLF输出怎么使用到DCO??
具体设计的话可以参考下面链接里面俞思辰博士的论文!
http://bbs.eetop.cn/viewthread.p ... p;extra=&page=1
回复 支持 反对

使用道具 举报

 楼主| 发表于 2017-10-19 09:51:37 | 显示全部楼层
顶一下,烦请有知道的大牛帮忙回答一下!!!
就是ADPLL的DLF输出怎么使用到DCO??
具体设计的话可以参考下面链接里面俞思辰博士的论文!
http://bbs.eetop.cn/viewthread.p ... p;extra=&page=1
回复 支持 反对

使用道具 举报

发表于 2018-10-7 07:56:14 | 显示全部楼层
学习一下
回复 支持 反对

使用道具 举报

发表于 2018-10-7 09:14:29 | 显示全部楼层
Thanks for sharing
回复 支持 反对

使用道具 举报

发表于 2019-6-25 08:32:30 | 显示全部楼层
数字滤波器到DCO的过程可以是直接数字控制cap array,或者通过DAC变成模拟信号再使用到VCO中。这两种方式都可以,评估的差别在于量化噪声对于最后的jitter的影响。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-10-4 09:17 , Processed in 0.014000 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表