fpga的时钟管脚是否可以作为通用管脚IO

hrychris · 发表于 2017-9-23 17:15:56

您需要登录才可以下载或查看，没有账号？注册

x

一般情况下，见这些时钟管脚都是悬空的，不知道这些时钟专用是否可以用作通用管脚IO？
QQ截图20170923171453.png

elecmin · 发表于 2017-9-23 19:33:13

可以你图上两个单端时钟不要接差分时钟对
改连两个p管脚

hrychris · 发表于 2017-9-24 10:57:22

回复 2# elecmin

好的。谢谢

[求助] fpga的时钟管脚是否可以作为通用管脚IO