综合，编译？

dairlom · 发表于 2003-7-22 19:21:52

您需要登录才可以下载或查看，没有账号？注册

x

据我所知，有的软件只有综合能力，而有的有编译能力。
以前我听说在用VHDL写一个东西时，先用弟三方软件将它综合，再用MAXPLUS编译。是这样的吗？如是，那一般用哪种第三方软件来综较好呢？谢谢大家了。

mrqingfeng · 发表于 2003-7-22 19:57:38

[这个贴子最后由mrqingfeng在 2003/07/22 07:58pm 第 1 次编辑]

我是用Synplify，你也可以用FPGA Express、FPGA ComplierII

jackzhang · 发表于 2003-7-22 20:46:59

我觉得编译这个次在FPGA/ASIC设计中基本上不被提起.非要说的话可以认为所有的综合都带带有编译.另外在仿真时也可以说包括两个过程即编译过程和RUNTIME过程

dairlom · 发表于 2003-7-22 22:02:30

那Synplify可不可以综合ALTARE的片子？
我开始说错了，有的软件是不能综合，只支持编译。也就是它不能将它映射到芯片里面去。

minhead · 发表于 2003-7-23 15:42:18

synplify 是第三方综合工具，可以综合映射成逻辑电路经布局布线到altera 的器件中去！

mrqingfeng · 发表于 2003-7-23 20:41:16

最近发现单独使作synplify作综合，然后到各自的布线工具里布线，还不如直接用厂家提供的集成的开发工具作综合布线，这样可以省掉中间烦琐的设置。

dairlom · 发表于 2003-7-23 21:16:14

好像也是。我最的也用一个ACTIVE HDL 的东西。不过它也不能综合。
不过在编辑过程倒是挺友好的。

jackzhang · 发表于 2003-7-23 22:57:33

你们说的编译其实只是语法检查吧?

站长推荐 /2