在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: enjoyIC

完整版的Writing_testbenches_using_SystemVerilog

[复制链接]
发表于 2008-3-28 19:56:09 | 显示全部楼层
太谢谢啦,就找它呢。
发表于 2008-3-28 23:01:43 | 显示全部楼层
顶;;;;;;;;;;;;
发表于 2008-3-28 23:03:25 | 显示全部楼层
再顶。。。。。。。。。。。。。。。
发表于 2008-3-28 23:42:18 | 显示全部楼层

xiexie

谢谢楼主
发表于 2008-3-28 23:45:20 | 显示全部楼层

xiexie

不够分数了,再顶一次
发表于 2008-3-29 09:00:32 | 显示全部楼层
It is very good book for testbench
发表于 2008-3-29 09:16:57 | 显示全部楼层
Good start for validation
发表于 2008-3-29 21:09:19 | 显示全部楼层

OK

Student
发表于 2008-3-30 11:01:24 | 显示全部楼层
真是太好了啊
发表于 2008-3-31 08:25:03 | 显示全部楼层
这本书有问题
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-22 10:13 , Processed in 0.019779 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表