设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 完整版的Writing_testbenches_using_SystemVerilog

1 ... 17 18 19 20 21 22 23 2425 / 25 页

发新帖

楼主: enjoyIC

完整版的Writing_testbenches_using_SystemVerilog

发表于 2016-7-28 01:18:58 | 显示全部楼层

thanks for sharing!

回复支持反对

发表于 2019-1-29 14:33:14 | 显示全部楼层

good book, thanks

EETOP创芯人才网简历投递入口

回复支持反对

1 ... 17 18 19 20 21 22 23 2425 / 25 页

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-1-11 06:22 , Processed in 0.012989 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表