low power RTL 设计优化

yucaoxilin · 发表于 2021-4-6 10:28:59

太实用太接地气的帖子！

1003168573 · 发表于 2021-4-7 12:12:06

好贴，支持一下！！！

smarthb · 发表于 2021-4-13 15:28:46

感谢lz无私的分享设计经验。

wufeng233 · 发表于 2021-4-14 20:37:48

感谢分享

Asolor · 发表于 2021-7-6 12:01:07

yaya126 发表于 2017-9-9 14:41
Low power RTL 理想代码结构： 1 always@(posedge clk or negedge rstn) begin 2 if(!rstn)be ...

关于3.这里有点疑问，实际RTL设计时确实就是：如果条件满足寄存A，如果条件不满足寄存B。那这个时候判断寄存B时候没有if条件判断不是正常的么？

yaya126 · 发表于 2021-7-16 07:41:02

Asolor 发表于 2021-7-6 12:01
关于3.这里有点疑问，实际RTL设计时确实就是：如果条件满足寄存A，如果条件不满足寄存B。那这个时候判断 ...

如果你的选择只在寄存A和寄存B之间，意味着每个时钟，你的数据都要更新，对于这种的没法优化。

turkman · 发表于 2021-8-3 17:53:50

好文章

jackwei1987 · 发表于 2021-8-20 15:04:29

好帖子，收藏

gerry1512 · 发表于 2021-8-21 17:26:59

写的很好，mark一下下。。。

durbin · 发表于 2021-8-22 15:49:47

great

[原创] low power RTL 设计优化