SDRAM、DDR3、DDR4 verilog model

来自北方的狼 · 发表于 2019-5-26 21:19:15

感谢楼主分行啊啊啊啊啊啊

xiaofuss111 · 发表于 2019-5-27 08:44:31

谢谢分享

peinsc · 发表于 2019-7-17 16:04:39

感谢，感谢，十分感谢，感谢，感谢，十分感谢，感谢，感谢，十分感谢，感谢，感谢，十分感谢，感谢，感谢，十分感谢

liufeiccccc · 发表于 2019-7-17 17:43:50

谢谢分享，学习一下.........谢谢分享，学习一下.........

jiangxingrun · 发表于 2019-7-18 10:38:19

你好，仿真的时候finish在了ddr.v的第640行，是怎么回事呢，并没有define MAX_MEM啊，为什么会去执行ifdef MAX_MEM呢？

zxyzxy55 · 发表于 2019-7-18 11:18:20

多谢分享

mnp55 · 发表于 2019-7-19 07:23:50

thanks for sharing

amin2008 · 发表于 2019-7-25 23:11:43

下来看看先

甲壳虫 · 发表于 2019-8-7 11:15:40

学习学习，不错的资料。非常感谢！！！

wm1973 · 发表于 2019-8-7 11:43:21

谢谢~

[资料] SDRAM、DDR3、DDR4 verilog model