关于FIFO在ASIC中实现的一个问题

yypeng · 发表于 2017-8-8 22:36:58

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

我们都知道，FIFO作为一种优秀的数据缓冲存储部件，一直是IC设计中不可或缺的常用结构之一。

在FPGA中，不论FIFO是来自于EDA工具自带的IP Management获得的，还是用户自己搭建的，FIFO的本质都是基于BlockRAM（或Distributed RAM、SRL）等有存储功能部件，外加一些控制逻辑，从而实现FIFO的功能的。当你使用一个Bram块搭建FIFO后，即时这个FIFO的容量很小，这个RAM块也不能另作他用了。

在ASIC中，有专门的基于工艺库的FIFO可以直接使用，也可以自行搭建，不论是哪一种，倘若FIFO容量很小，也不会出现类似FPGA中存储资源浪费的现象，这里我说的对吗？

2740710202 · 发表于 2017-8-9 09:45:31

顶一下

kfq_myself · 发表于 2017-8-9 14:43:27

[求助] 关于FIFO在ASIC中实现的一个问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /1