在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1868|回复: 1

[求助] 有关门控单元的formality问题

[复制链接]
发表于 2017-6-27 10:38:02 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
综合了一个小模块,加入了门控单元,也就是icg单元,用C和S两家的形式验证工具分别做了逻辑等价检查,二者都报出了门控单元是unmap点,这个倒是可以理解,但是做compare时,LEC工具没有报错,所有dff都是equivalent, 但是formality工具把所有的dff都列为non-equivalent了
svf也已经读入了,不知该怎么处理这个问题好?是不是有什么设置没打开?公司之前都是用C公司的lec,现在改为S的formality了。。。
 楼主| 发表于 2017-6-27 10:48:43 | 显示全部楼层
找到设置了,set verification_clock_gate_hold_mode any就可以了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 16:29 , Processed in 0.013544 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表