在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4453|回复: 15

[求助] 用MATLAB的fdatool设计的滤波器生成的HDL代码可综合吗?

[复制链接]
发表于 2017-6-26 09:59:43 | 显示全部楼层 |阅读模式
100资产
求助,用MATLAB的fdatool设计的滤波器生成的HDL代码可综合吗?

最佳答案

查看完整内容

用simulink 搭一个,可以综合。 fpga 验证ok:-)
发表于 2017-6-26 09:59:44 | 显示全部楼层
用simulink 搭一个,可以综合。 fpga 验证ok:-)
 楼主| 发表于 2017-6-26 10:59:47 | 显示全部楼层
回复 2# vdslafe
意思是用siulink搭,然后导出HDL代码,这个代码就可以综合?
发表于 2017-6-26 11:07:15 | 显示全部楼层
回复 3# windwithgone


    是的。一点问题没有
 楼主| 发表于 2017-6-26 11:13:11 | 显示全部楼层
回复 4# vdslafe
那我用fda设计一个数字滤波器,基于此生成simulink模型,再由此模型导出比如说verilog代码也是可以综合的?
发表于 2017-6-26 11:22:21 | 显示全部楼层
回复 5# windwithgone


    可以的,没问题。
 楼主| 发表于 2017-6-26 11:23:57 | 显示全部楼层
回复 6# vdslafe
哦,有时间我再试试,成功后如实奉上100大洋。
发表于 2017-6-26 11:30:31 | 显示全部楼层
回复 7# windwithgone


    我就这么做的,fpga,流片都验证没问题。。。
 楼主| 发表于 2017-6-26 11:44:44 | 显示全部楼层
回复 8# vdslafe
我刚看了导出的代码,好像是可以综合的,就是不知道里面的乘法器(*)会不会占用很多资源?
发表于 2017-6-26 12:41:06 | 显示全部楼层
回复 9# windwithgone


    那看你自己怎么做乘法器了。如果系数定死,是可以用加法实现
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:32 , Processed in 0.023873 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表