如何利用MIG对DDR3进行读写操作 xilinx 7系列

mengyiren · 发表于 2017-5-27 09:52:16

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

菜鸟最近在学习XILINX A7的板子进行DDR3的学习生成了MIG7的控制核 app_*这些信号的逻辑该怎么操作处理不好有没有做过相关的求交流交流

文锋若风 · 发表于 2017-6-6 09:42:52

我最近也在弄这个，同样小白

菜鸟要飞 · 发表于 2017-6-6 09:52:12

按照IP手册读写时序，控制相关信号

文锋若风 · 发表于 2017-6-6 16:57:12

回复 3# 菜鸟要飞

我现在按照那个网上的“仿真篇”initial_done拉高后跑出了数据，可是里面的数据杂乱无章，但是我想把自己要写的数据写进相应的地址(注释掉原来的traffic_gen模块)，也例化了一个异步fifo，100M时钟写入64bit数据，200M读出512bit到ddr3中。但是现在感觉还是不知道怎么替换才能出仿真结果

。求前辈指点

kyodshee · 发表于 2017-6-14 10:21:23

thanks a lot

[讨论] 如何利用MIG对DDR3进行读写操作 xilinx 7系列

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /2