设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 后端设计 › 后端讨论区 › virtuoso 中用 nc-verilog 抽取verilog 网表，如何避免i ...
12
返回列表 发新帖
楼主: hsgody

[求助] virtuoso 中用 nc-verilog 抽取verilog 网表，如何避免instance 以bus的形式被抽出

[复制链接]
brookhe
发表于 2024-7-15 21:10:28 | 显示全部楼层


jake 发表于 2020-12-20 09:11
OK, 在工作目录下创建一个文件 .simrc
.simrc 里加上如下内容。


赞！！
回复 支持 反对

举报

darlingwqm
发表于 2024-7-16 08:20:02 | 显示全部楼层
学习了，十分感谢
EETOP创芯人才网职位发布入口
回复 支持 反对

举报

12
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-15 21:47 , Processed in 0.013750 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表