PLL 环路收敛问题

shuuu · 发表于 2017-5-9 18:18:04

回复 10# thomas9211
谢谢，振荡频率起来和loop bandwidth没有关系，和PD输出波动频率有关：因为VCO和源的频率不同，PD输出成周期性振荡，不同频率差，振荡周期不同。
书上对PLL分析主要针对相位有扰动的情况，对相位偏差呈现负反馈。
目前电路看起来像是这样：VCO频率高于源，然而此时周期相位却落后，于是环路反而成正反馈Vc上升，当VCO频率更高，相位超前时，Vc降低，回到初始状态，以此往复，使Vc一直振荡。VCO频率低于源时也是这样类似。不知道我的理解哪里有问题，导致电路不正常，谢谢。

shuuu · 发表于 2017-5-10 15:01:58

回复 10# thomas9211

你好，也想请问一下，Vc振荡频率要是和环路带宽相似的话，是什么问题，该怎么办考虑呢？

thomas9211 · 发表于 2017-5-11 13:39:11

只是想確認一下穩定度是否真的沒問題而已
也可以檢查各個block 操作範圍

adsun · 发表于 2017-5-12 11:18:30

参考频率太高有可能cycle-slip从而导致环路不工作

inderjit · 发表于 2017-5-12 12:57:07

_________________________________

inderjit · 发表于 2017-5-12 13:05:06

_________________________________

shuuu · 发表于 2017-5-12 20:36:10

回复 14# adsun

谢谢，周期滑步我的理解是他经过几个周期后会趋于锁定。经过你提醒，我感觉电路确实可能像是周期滑步的现象。不过周期滑步会因为频率太高而一直周而复始不能锁定吗？有没有什么改进办法呢？

星际宝贝 · 发表于 2017-5-13 03:02:11

稳定性问题。你的SSPD gm是多少，SSPD输入的Vpp是多少？

shuuu · 发表于 2017-5-13 10:17:10

回复 18# 星际宝贝
SSPD输入VPP为150mv，gm是看SSPD输入对应CP的电流吗，算了一下是 8e-5。这个和稳定性的关系怎么考虑呢？谢谢

星际宝贝 · 发表于 2017-5-13 11:04:17

回复 19# shuuu

SSPD是模拟模块，它的参数是输入幅度Vppin和gm，而非Icp。Icp是PFD的参数，因为PFD相当于数字模块（输入是方波信号），所以PFD的参数是输入相位差、输入信号周期、Icp。
而Icp对SSPD来说没有意义。

你要用Vppin和gm去计算phase margin等，而不是Icp。

[求助] PLL 环路收敛问题

站长推荐 /2