开环lc振荡器怎么仿真period jitter？

没人我来顶

跑眼图看peak top peak jitter？再除以6
还是跑相噪积分转换成jitter？但是第二种应该是类似inl之类的jitter吧？并不是period jitter，可以转换吗？如果可以相噪从哪开始积分呢

没人我来顶

不同于pll有个clkref，跑pnoise的时候参考时钟就是clkref的倍数，但是开环vco啥参考都没有，pnoise的参考频率应该是pss跑出来那个频率，开环的这个参考频率是不是没那么准，相噪积分出来有用吗，低频这么大的相噪怎么积，大家pll都是忽略掉低频噪声，因为本来他的低频噪声积分起来就不大，开环振荡器的积分起来可是天文数字，应该忽略吗

rong00i8

period jitter要对 phasenoise进行处理

depend135

abidi_phasenoise_jitter.pdf (1.23 MB, 下载次数: 47 )

2017-5-8 04:52 上传

点击文件名下载附件

看附件中的公式（13）和（14），按这个公式先对phase noise 的值scale一下再积分，注意的是spectre得出的相位噪声是L(f),是单边的，所以积分时能量要乘以2，积出来的结果是rad^2，你可以根据时钟频率转成你想要的单位，例如秒^2之类的。这里由于这个sin函数的scale，所以低频噪声的影响被大大降低了，period jitter本来就是看一个周期里噪声对周期大小的影响啊，这么短的时间低频噪声能起多大作用？所以你就设一个较低积分上限频率，例如1kHz或者100Hz就好了，虽然理论上是不太对。

至于你后来说的是指开环VCO的absolute jitter，描述的是VCO相位相对一个理想时钟的相偏，它本来就是无穷大的，因为没有任何机制去纠正它的相偏，错了就是错了的感觉，但因为你的观测时间有限，所以很多低频的噪声你还是看不到的。这里面还是涉及到一些理论上的困难，如1/f^2,1/f^3不是平稳的随机过程，这里就不要深究了。实际仿真中你就设一个较低积分上限频率，例如1kHz,100Hz。