在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2238|回复: 0

[资料] 精通Verilog HDL:IC设计核心技术实例详解 清晰版清晰版清晰版,数字电路与FPGA

[复制链接]
发表于 2017-4-13 14:32:14 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 15094030310 于 2017-4-13 14:34 编辑

精通Verilog HDL:IC设计核心技术实例详解清  晰版本、晰版本、晰版本 重要的事情说三遍,看过这本书的小伙伴应该都会有深有体会,绝对值得一看,经典数字IC教材,网上有说法说这个比夏宇闻老师的那本还要经典,不知道怎么都不卖了,尴尬。。。这个分包全部下载下来有135兆,绝对清晰,论坛上有的是非清晰版本,特来分享给需要的小伙伴,嘻嘻。下载请移步网址:http://bbs.eetop.cn/thread-626092-1-1.html OL]GV]8WLRUT)@33~IUOJ_U.png GRO9F[%HBS$GBS~@MY@XK98.png FHWXZSBDX]GOLK(3AB6PAZT.png }MOJF@DTVZ`FVZ3$(REJT8R.png %XR}C4[L0@46H_8J@{7M_C8.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 13:30 , Processed in 0.015055 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表