设为首页收藏本站
在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名：电子顶级开发网)

手机号码，快捷登录

手机号码，快捷登录

找回密码

  登录   注册  

快捷导航
创芯云服务  : 创芯大讲堂  | 创芯人才网 | 数字IC职业培训  EETOP诚邀线上IC培训讲师!
搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › 资源共享 › EDA资源使用讨论 › 精通Verilog HDL：IC设计核心技术实例详解 清晰版清晰 ...
1 ...2345678910
返回列表 发新帖
楼主: 15094030310

精通Verilog HDL：IC设计核心技术实例详解 清晰版清晰版清晰版，数字电路与FPGA

[复制链接]
nianhai1212
发表于 2024-1-11 17:12:09 | 显示全部楼层
非常感谢！
回复 支持 反对

举报

edacw
发表于 2024-1-21 22:01:23 | 显示全部楼层
感谢分享清晰版，尽管手里有纸质版，还是下一个珍藏了！
回复 支持 反对

举报

weave
发表于 2024-8-11 10:48:09 | 显示全部楼层
感谢分享
回复 支持 反对

举报

im.leo
发表于 2024-8-11 11:19:36 | 显示全部楼层
多谢分享 多谢分享 多谢分享
回复 支持 反对

举报

1 ...2345678910
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-5 15:52 , Processed in 0.014831 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表