在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 21437|回复: 93

精通Verilog HDL:IC设计核心技术实例详解 清晰版清晰版清晰版,数字电路与FPGA

[复制链接]
发表于 2017-4-12 23:20:24 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 15094030310 于 2017-4-13 10:03 编辑

精通Verilog HDL:IC设计核心技术实例详解清  晰版本、晰版本、晰版本 重要的事情说三遍,看过这本书的小伙伴应该都会有深有体会,绝对值得一看,经典数字IC教材,网上有说法说这个比夏宇闻老师的那本还要经典,不知道怎么都不卖了,尴尬。。。这个分包全部下载下来有135兆,绝对清晰,论坛上有的是非清晰版本,特来分享给需要的小伙伴,嘻嘻


}MOJF@DTVZ`FVZ3$(REJT8R.png OL]GV]8WLRUT)@33~IUOJ_U.png GRO9F[%HBS$GBS~@MY@XK98.png FHWXZSBDX]GOLK(3AB6PAZT.png %XR}C4[L0@46H_8J@{7M_C8.png 截图样张所示总共9个分包。本书课后习题答案百度一下就有了。
第1章设计方法概论(Design Methodology Introduction)
1.1verilog HDL硬件设计语言
1.2设计流程(Design Flow)
1.3程序设计风格(Coding Style)
1.4综合(Synthesis)
1.5布局与布线(Auto Placement & Route,AP&R)
1.6标准延迟(Standard Delay Format,SDF)文件
1.7现场可编程门阵列(Field Programming Gate Array,FPGA)
1.8结构化ASIC (Structural ASIC)
1.9测试
1.10功率消耗(Power Consumption)
1.11本章习题
第2章硬件设计语言(Hardware Description Language)
2.1设计层(Design Hierarchy)
2.2模块(Module)
2.3端口声明(Port Declarations)
2.4参数声明(Port Declarltions)
2.5include directives
2.6变量声明(Varible Declarations)
2.7管脚对应规则(Port Mapping Rule)
2.8输出输入管脚规则(Port Connecting Rule)
2.9测试平台(Test Bench)
2.10事件(Event)
2.11仿真器(Simulator)
2.12执行过程(Execuing Procedure)
2.13波形(Waveform)
2.14空白与注释(Space & Comments)
2.15数字单位(Number of Specification)
2.16数值逻辑(Value Logic)
2.17数据类型(Data Type)
2.18持续指定(Continuous Assignment)
2.19运算符(Continuous Assignment)
2.20三态缓冲器及双向信号(Tristate Buffer & Bidirectional Signals)
2.21设计实例
2.22本章习题
第3章行为建模(Behavioral Modeling)
第4章同步设计(Synchronous Design)
第5章异步设计(Asynchronous Deign)
第6章功能性单元(Functional Unit)
第7章I2C Slave模型(I2C Slave Modeling)
第8章微处理器设计实例(Microprocessor Design)
第9章JPEG编码硬件加速器(JPEG Encoder Acceletator)显示全部信息
精通VERILOG HDL:IC设计核心技术实例详解_11488537.part01.rar (15 MB, 下载次数: 642 )

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part02.rar

15 MB, 下载次数: 583 , 下载积分: 资产 -5 信元, 下载支出 5 信元

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part03.rar

15 MB, 下载次数: 587 , 下载积分: 资产 -5 信元, 下载支出 5 信元

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part04.rar

15 MB, 下载次数: 587 , 下载积分: 资产 -5 信元, 下载支出 5 信元

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part05.rar

15 MB, 下载次数: 557 , 下载积分: 资产 -5 信元, 下载支出 5 信元

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part06.rar

15 MB, 下载次数: 572 , 下载积分: 资产 -5 信元, 下载支出 5 信元

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part07.rar

15 MB, 下载次数: 546 , 下载积分: 资产 -5 信元, 下载支出 5 信元

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part08.rar

15 MB, 下载次数: 568 , 下载积分: 资产 -5 信元, 下载支出 5 信元

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part09.rar

2.4 MB, 下载次数: 296 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2017-4-13 03:32:16 | 显示全部楼层
Thank you.
发表于 2017-4-13 09:48:43 | 显示全部楼层




    very good
发表于 2017-4-14 12:24:59 | 显示全部楼层
回复 1# 15094030310


        thanks
发表于 2017-5-8 23:26:06 | 显示全部楼层
谢谢
发表于 2017-5-27 14:09:51 | 显示全部楼层
精通VERILOG HDL:IC设计核心技术实例详解_11488537.part01.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part02.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part03.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part04.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part05.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part06.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part07.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part08.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part09.rar (2.4 MB)
发表于 2017-5-27 14:46:07 | 显示全部楼层
精通VERILOG HDL:IC设计核心技术实例详解_11488537.part01.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part02.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part03.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part04.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part05.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part06.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part07.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part08.rar (15 MB)

精通VERILOG HDL:IC设计核心技术实例详解_11488537.part09.rar (2.4 MB)
发表于 2017-5-27 14:48:00 | 显示全部楼层
Design Recipes for FPGAs (Second Edition).rar (11.54 MB)

Broadband RF and Microwave Amplifiers.part1.rar (14.31 MB)

Broadband RF and Microwave Amplifiers.part2.rar (9.83 MB)
发表于 2017-5-27 14:48:52 | 显示全部楼层
Design Recipes for FPGAs (Second Edition).rar (11.54 MB)

Broadband RF and Microwave Amplifiers.part1.rar (14.31 MB)

Broadband RF and Microwave Amplifiers.part2.rar (9.83 MB)
发表于 2017-5-27 14:52:15 | 显示全部楼层
Design Recipes for FPGAs (Second Edition).rar (11.54 MB)

Broadband RF and Microwave Amplifiers.part1.rar (14.31 MB)

Broadband RF and Microwave Amplifiers.part2.rar (9.83 MB)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-23 02:41 , Processed in 0.025879 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表