vivado_rapidIO_IP编译问题

qq7752

大家好，我用vivado_2015生成了一个rapidIO核，在编译时报错，提示：[Opt 31-67] Problem: A LUT6 cell in the design is missing a connection on input pin I4, which is used by the LUT equation. This pin has either been left unconnected in the design or the connection was removed due to the trimming of unused logic. The LUT cell name is: srio_gen2_0_inst/inst/srio_rst_inst/buf_rst_out_INST_0.
有没有大神遇到过这种情况啊，该怎么解决，在线等

qq7752

顶一个。。。。。。。。。

qq7752

哪位大神帮忙解决一下吧

qiurijian

老哥，能给我发一份关于srio的控制模块吗？如果可以，希望您帮我一下吧，拯救一下我吧。我感觉我快要崩溃了，这个ip核我怎么都不会用，论坛里我至少问了三四遍了。。。还是最简单的应用都不会。我例化了一个srio ip核之后，写了一个NWRITE hello format的发送模块，但是仿真不对，txp还有rxp都是始终保持高电平，还有link_initialized 和port_initialized始终保持为高电平，我也不知道错误出在了哪里，在论坛里问，也没有具体的回答，搞得我伤心不已。
我的邮箱：shijiefei2012@163.com
即使不可以，也望您能回复一下。

您的问题，假如rapidio是例化而不是自己写的话，错误可能没有出在srio,您再看看14引脚的连接，和相对应的模块，我感觉问题出在那里。

lover2012

看一下复位模块信号连接。连接出错了。