改进的分段电容型DAC的采样

EslSoulkey · 发表于 2017-3-18 13:11:13

您需要登录才可以下载或查看，没有账号？注册

x

初学分段结构，想请教各位前辈，如图为一篇论文中的改进后的分段电容，它在采样的时候只采样高位，即只S5-S8，S0接Vin。且这个结构在保持和比较过程中，仍为传统形式。论文中没有表示其中原因，不解。请指点。。。

小菜鸟ic · 发表于 2017-3-19 18:58:24

你可以算一下啊。采样的时候，相对于传统的分段，C0就是分段电容与LSB端的等效电容，所以采样采的相对于传统的分段还是Vin，或者说乘以一个比例系数了。但是不影响线性。正常比较器还是按照二进制的原则比的。

EslSoulkey · 发表于 2017-3-20 20:55:06

回复 2# 小菜鸟ic
大悟，感谢您的回复！！！

istart_2002 · 发表于 2018-5-25 16:47:01

初学分段结构，想请教各位前辈，如图为一篇论文中的改进后的分段电容，它在采样的时候只采样高位，即只 ...
EslSoulkey 发表于 2017-3-18 13:11

登录/注册后可看大图

那采样的时候四个下极板接哪呢？Vin？GND？

122013137 · 发表于 2018-5-27 20:57:23

采样的时候只采样高位

曲杨 · 发表于 2020-9-21 16:09:34

采样时仅用高位电容作为采样电容的好处是什么呢？

vbstar · 发表于 2021-9-22 15:08:38

曲杨发表于 2020-9-21 16:09
采样时仅用高位电容作为采样电容的好处是什么呢？

我也在想，采样时仅采用高位采样除了带来了输入满摆幅的好处还有其他的用途吗？

模拟小牛 · 发表于 2021-9-28 23:13:24

能发一下文献看看吗？

acocacol · 发表于 2021-10-1 11:08:39

这个问题李乐福的讲义里有说，可以减小输入电容，且不会导致增益误差

quantus · 发表于 2021-10-2 00:26:15

很简单啊，采样的时候lsb阵列等效成一个lsb，后续转换阶段lsb阵列完成插值，lsb阵列不采样不但不影响精度还可以降低采样电容对信号源的负载

[求助] 改进的分段电容型DAC的采样