|
|
发表于 2018-12-15 22:09:00
|
显示全部楼层
非常感谢楼主的资料，对毕业设计非常有帮助，下面是本人学习了楼主资料后的一些疑问和发现的小错误，和大家交流一下，针对楼主的原创文章《RS编解码的FPGA实现-verilog RS详解.doc》。一、文章4.3.3中谈到参考(苏州大学-季君 -2008D)P19得到了BM算法里面的每一小步的公式，这里每一小步感觉和参考书籍《纠错编码原理和应用-张宗橙》上的有些变化，貌似是做一些处理，本人数学很差，没有推导，提出来看看大家的想法。另外，楼主在引用该论文公式的过程中有错误，初始化冒号后面应该是l(0)=0而不是l(0)=1，此外，B(k+1)(x)和 l(kh+1)的第二分段函数的条件论文中写的是都是delta(k+1)!=0或2l(k)<=k,但是我参考源码 rsdec_berl.v中大概80行左右，代码却是
if (D != 0 && count >= {L, 1'b0}) delta = 1;
else delta = 0;
所以我认为公式中的“或”应该改为“且”
二、最后一页5中，楼主说“顶层testbench中，可以将shorten =0,不用缩短的循环码，然后将k=255,将12修改成16，满足255-239码的规则”，我自己试了一下，应该是“在decode.v中，将shorten =0,不用缩短的循环码，然后令k=255并且将大概位于91行的count==11“修改为“count==15”””，修改了count相等的比较数值后，最大纠错数才是8，否则的话是6.
希望感兴趣的朋友多交流交流，另外，楼主没有上传pudn上RS(31,19)的小程序源码，我在这里上传一下
rs-codec-5-6.rar
(16.11 KB, 下载次数: 28 )
|
|
/2 
eetop公众号
创芯大讲堂
创芯人才网
