在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: czq1419

[求助] 请教如何在做LVS时忽略analoglib里的器件

[复制链接]
发表于 2020-7-11 16:42:43 | 显示全部楼层


wangya 发表于 2019-4-23 17:24
LVS FILTER R(RP) SHORT


LVS FILTER R(RP) SHORT


R(RP) 是什么意思?


发表于 2021-2-26 15:27:45 | 显示全部楼层


nkzz 发表于 2020-7-11 16:42
LVS FILTER R(RP) SHORT


猜测是 resistor parasitic
发表于 2021-2-26 17:30:38 | 显示全部楼层


Snowy2016 发表于 2019-4-23 16:21
大侠,请问“在原理图中加上lvsignore的属性”这个具体怎么操作?


image.png
Add 一下
发表于 2022-1-6 22:05:33 | 显示全部楼层


这个方法可行,但是截图没有截全,这里补充一下:
short(PLUS MINUS)
发表于 2022-1-7 10:34:30 | 显示全部楼层
在原理图中加上lvsignore的属性
发表于 2022-9-2 09:55:37 | 显示全部楼层
本帖最后由 ggccll77 于 2022-9-2 09:58 编辑


找了这么多方法,这个最有效,其它的都没用
贴个完整的图

图片.png
发表于 2022-9-2 10:36:25 | 显示全部楼层
这个简单,LVS FILTER C(CP) OPEN SOURCE

LVS FILTER R(RP) SHORT SOURCE

LVS FILTER L(LP) SHORT SOURCE

发表于 2022-9-2 13:19:40 | 显示全部楼层
#在这里快速回复#把rule file抽取寄生的器件的描述skip
发表于 2022-9-2 15:01:08 | 显示全部楼层
谢谢分享
发表于 2022-9-16 16:26:10 | 显示全部楼层

谢谢分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

×

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-28 14:40 , Processed in 0.022731 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表