DC综合时，如何约束inout类型的端口？

1027199631

DC综合时，如何约束inout类型的端口？在代码中通过三态门实现OCC端口既可作为输入又可作为输出。采用自顶向下的综合策略，端口约束：

set_input_delay -max 5 -clock clk [remove_from_collection [all_inputs] [get_ports clk]]

set_input_delay -min 0 -clock clk [remove_from_collection [all_inputs] [get_ports clk]]

set_output_delay -max 5 -clock clk [all_outputs]

set_output_delay -min 0 -clock clk [all_outputs]

set_driving_cell -lib_cell BUFSIXT4X -pin Z -library ss_1p35v_125c [remove_from_collection [all_inputs] [get_ports clk]]

set_load 1 [all_outputs]

综合之后，inout端口出现的DRC违例：max_transition -4.28      max_capacitance   -0.57

问：约束是否可以如上所示设置？如果不是该如何设置？