设为首页收藏本站

eetop公众号

创芯大讲堂

创芯人才网

切换到宽版

手机号码，快捷登录

创芯云服务 : 创芯大讲堂 | 创芯人才网 | 数字IC职业培训 EETOP诚邀线上IC培训讲师!

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › Analog/RF IC 设计 › Analog/RF IC 资料共享 › Digital Logic Design Using Verilog

发新帖

查看: 2256|回复: 6

[资料] Digital Logic Design Using Verilog

发表于 2017-2-8 21:56:22 | 显示全部楼层 |阅读模式

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

去掉文件名后缀的最后一个zip，然后使用2345好压进行解压！

Digital Logic Design Using Verilog.zip.zip (8.4 MB, 下载次数: 68 )

Digital Logic Design Using Verilog.z01.zip

14 MB, 下载次数: 118 , 下载积分: 资产 -5 信元, 下载支出 5 信元

Digital Logic Design Using Verilog.z02.zip

14 MB, 下载次数: 124 , 下载积分: 资产 -5 信元, 下载支出 5 信元

Digital Logic Design Using Verilog.z03.zip

14 MB, 下载次数: 123 , 下载积分: 资产 -5 信元, 下载支出 5 信元

回复

发表于 2017-2-9 09:07:05 | 显示全部楼层

下载看看。

EETOP创芯人才网简历投递入口

回复支持反对

发表于 2017-2-9 14:26:09 | 显示全部楼层

kan e kan

回复支持反对

发表于 2017-2-9 18:18:39 | 显示全部楼层

aknakna

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2017-3-11 03:19:30 | 显示全部楼层

非常感謝~~~~~

EETOP创芯人才网简历投递入口

回复支持反对

mailtoanoopbabu

发表于 2017-11-1 18:52:01 | 显示全部楼层

Thanks

EETOP创芯人才网职位发布入口

回复支持反对

发表于 2023-8-25 08:07:13 | 显示全部楼层

谢谢

EETOP创芯人才网简历投递入口

回复支持反对

发新帖

高级模式

B Color Image Link Quote Code Smilies

您需要登录后才可以回帖登录 | 注册

本版积分规则回帖后跳转到最后一页

关闭

站长推荐 /1

小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2024-11-20 02:26 , Processed in 0.019344 second(s), 8 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表