在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1882|回复: 4

[求助] 关于FPGA实现STM64收发问题

[复制链接]
发表于 2017-2-6 09:25:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位好,最近我这在做FPGA的SDH-STM64帧的收发解析,基于一个FNP2024的开发平台,Altera的FPGA,目前接收已经可以正常输出PPP帧净荷了,在做发送的时候有一个疑问,就是协议书上有提到SDH网是需要做成时钟同步的,我的理解是接收的时钟是从线路恢复输出的,是和上一级发送设备所同步,但是本地接口的发送时钟怎么办呢?是需要也用到这个恢复出来的时钟来做么?还是说可以直接用本地的时钟晶振来做发送时钟?
 楼主| 发表于 2017-2-6 14:55:17 | 显示全部楼层
有木有大神来指导一下啊,SDH接口相关
发表于 2017-2-7 23:05:19 | 显示全部楼层
都可以哟,
用本地晶振做参考时钟则按照本地时钟的频率(可能与接收时钟存在频偏),
用恢复时钟做参考时钟则可以完全与接收同步;
发表于 2017-2-7 23:21:57 | 显示全部楼层
使用transceiver里的txoutclk,不需要你自己生成,例化完就有
发表于 2017-2-7 23:23:34 | 显示全部楼层
我这里使用的Xilinx的FPGA,最后的都是用的transceiver IP核实现串并转换的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-11-13 14:39 , Processed in 0.017637 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表