在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6707|回复: 17

[原创] 特权同学2015年新书《FPGA设计实战演练(逻辑篇)》例程下载

[复制链接]
发表于 2017-2-4 16:59:34 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

特权同学2015年新书《FPGA设计实战演练(逻辑篇)》

         23个经典例程下载链接:http://pan.baidu.com/s/1pJ5bCtt

1.jpg


目录

1
概念扫盲

1.1 FPGA简单入门

1.2 FPGA应用领域

1.3 FPGA的优势

1.4 开发流程

思考


2
逻辑设计基础

2.1 01——精彩世界由此开始

2.2 表面现象揭秘——逻辑关系

2.3 内里本质探索——器件结构

思考


3
实验平台板级设计

3.1 FPGA板级电路设计五要素

3.1.1 能量供应——电源电路

3.1.2 心脏跳动——时钟电路

3.1.3 状态初始——复位电路

3.1.4 灵活定制——配置电路

3.1.5 自由扩展——外设电路

3.2 FPGA核心板设计

3.2.1 读懂器件手册

3.2.2 核心板电路设计架构

3.2.3 电源电路设计

3.2.4 时钟和复位电路设计

3.2.5 配置电路设计

3.2.6 SDRAM电路设计

3.2.7 引脚分配规划和扩展IO电路

3.3 扩展子板设计

3.3.1 基本外设子板

3.3.2 LCD显示驱动子板

3.3.3 VGA显示驱动子板

3.3.4 USBUART串口子板

3.3.5 超声波与视频采集子板

思考


4
开发工具简介

4.1 软件下载和license申请

4.2 Quartus的安装

4.3 ModelSim-Altera的安装

4.4 USB-Blaster的驱动安装

思考


5 Verilog语法概述

5.1 语法学习的经验之谈

5.2 可综合的语法子集

5.3 代码风格与书写规范

思考


6
入门实例

6.1 分频计数之LED闪烁

6.1.1 功能概述

6.1.2 设计说明

6.1.3 源码解析

6.1.4 板级调试

6.2 分频计数之蜂鸣器

6.2.1 功能概述

6.2.2 设计说明

6.2.3 源码解析

6.2.4 板级调试

6.3 流水灯控制

6.3.1 功能概述

6.3.2 设计说明

6.3.3 源码解析

6.3.4 板级调试

6.4 模式流水灯

6.4.1 功能概述

6.4.2 设计说明

6.4.3 源码解析

6.4.4 板级调试

6.5 数码管显示驱动

6.5.1 功能概述

6.5.2 设计说明

6.5.3 源码解析

6.5.4 板级调试

6.6 LCD显示驱动

6.6.1 功能概述

6.6.2 设计说明

6.6.3 源码解析

6.6.4 板级调试

6.7 LCD32级红色显示

6.7.1 功能概述

6.7.2 设计说明

6.7.3 源码解析

6.7.4 板级调试

6.8 VGASVGA显示驱动

6.8.1 功能概述

6.8.2 设计说明

6.8.3 源码解析

6.8.4 板级调试

6.9 超声波测距数据采集

6.9.1 功能概述

6.9.2 设计说明

6.9.3 源码解析

6.9.4 板级调试

6.10 倒车雷达

6.10.1 功能概述

6.10.2 设计说明

6.10.3 源码解析

6.10.4 板级调试

6.11 UART串口收发测试

6.11.1 功能概述

6.11.2 设计说明

6.11.3 源码解析

6.11.4 板级调试


7
片内资源应用

7.1 PLL配置

7.1.1 功能概述

7.1.2 源码解析

7.1.3 板级调试

7.2 片内存储器应用之ROM

7.2.1 功能概述

7.2.2 设计说明

7.2.3 源码解析

7.2.4 板级调试

7.3 片内存储器应用之单口RAM

7.3.1 功能概述

7.3.2 设计说明

7.3.3 源码解析

7.3.4 板级调试

7.4 片内存储器应用之移位寄存器

7.4.1 功能概述

7.4.2 设计说明

7.4.3 源码解析

7.4.4 板级调试

7.5 片内存储器应用之FIFO

7.5.1 功能概述

7.5.2 设计说明

7.5.3 源码解析

7.5.4 板级调试

7.6 基于FPGA内嵌RAMLCD字符显示

7.6.1 功能概述

7.6.2 设计说明

7.6.3 源码解析

7.6.4 板级调试

思考


8
时序设计实例

8.1 时序分析基础

8.1.1 基本的时序分析理论

8.1.2 时钟、建立时间和保持时间

8.1.3 基本时序路径

8.1.4 reg2reg路径的时序分析

8.2 VGA驱动接口时序设计

8.3 CMOS摄像头接口时序设计


9
设计仿真

9.1 仿真验证概述

9.2 ModelSim软件概述

思考


10
在线调试实例

10.1 基于FPGA的在线系统调试概述

10.2 基于In-System Logic AnalyzeUART串口接收数据采集

10.3 基于In-System Sources and Probes EditorAD采集

10.4 In-System Sources and Probes EditorDA采集

10.5 基于In-System Memory Content EditorLCD实时显示字符更改

思考


11
视频图像采集设计

11.1 CMOS摄像头应用背景与驱动原理

11.2 视频采集系统设计概述

11.3 IIC接口配置模块设计

11.4 视频流采集设计

11.5 SDRAM控制器设计

11.6 LCD控制器设计

11.7 工程实践与板级调试

思考


参考文献

发表于 2017-3-14 09:57:32 | 显示全部楼层
谢谢楼主 好东西
发表于 2017-4-24 20:10:11 | 显示全部楼层
谢谢楼主
发表于 2017-4-26 17:11:05 | 显示全部楼层
楼主大好人啊
发表于 2017-4-28 23:25:57 | 显示全部楼层
谢谢楼主。
发表于 2017-6-1 17:18:24 | 显示全部楼层
东西好 要是有对应的书就好了
发表于 2017-6-12 22:21:43 | 显示全部楼层
谢谢楼主
发表于 2017-6-19 16:00:09 | 显示全部楼层
回复 1# rousong1989


    前排挤一挤
发表于 2017-7-14 09:23:57 | 显示全部楼层
谢谢楼主
发表于 2017-7-28 10:02:12 | 显示全部楼层
点赞!~~~~~~~~~~~
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条


小黑屋| 手机版| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-12-22 15:33 , Processed in 0.033846 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表