关于降低sar adc功耗的方法

维也纳的edg · 发表于 2016-12-28 18:25:46

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

新人求助，如何降低sar adc中的dac电容阵列和比较器的功耗，该从哪些方面入手

alhoceima111 · 发表于 2017-1-4 10:40:18

sdfwedf

gloryduke · 发表于 2017-1-13 14:40:22

正好研一时做过超低功耗SAR ADC方面的工作，优化DAC能效的方法很多，但大的方向就两个
1，在保证位数不变的情况下，减少电容的个数，我看到最好的论文是可以用N-2位电容阵量化N位，这样电容阵大小只有原来的1/4
2.合理的电容开关策略，现在有传统式，单调式，部分单调式，VCM-based，等等，传统式电容阵能效很差的原因在于它是先猜“1”再比较，猜错了就白白消耗了很多能量
当然这两个方向不是绝对独立的，有的好的切换策略天生就可以减少电容个数
DAC电容阵的能效方面，我目前看到的论文最优理论值是2%，即传统结构的2%能量完成相同位数的量化。
这是我看过的那篇最优的论文

An Energy Efficient Low Frequency Dependence Switching Technique for SAR ADCs.pdf (532.77 KB, 下载次数: 288 )
当然，模拟电路的设计总是在折衷，在减小功耗的同时不可避免造成了精度方面性能的损失，看你怎么选了
比较器方面，我没有专门研究过，我看到的SAR基本上都是动态比较器，如果你SARADC的转换速度不高，也可以用时域差分比较器，这个我也不懂了，只是浏览过相关的论文
有什么问题可以一起讨论